日立製作所は、電気自動車の省エネ化に貢献する新構造のパワー半導体*1として、次世代材料の炭化ケイ素 (SiC) を用いた日立独自のデバイス"TED-MOS*2"を新たに開発した。
今回開発したパワー半導体は、パワー半導体の一種であるSiCトランジスタの一般的な構造DMOS-FET*3*4を基本構造として、ひれ状の溝（トレンチ）を形成した新構造（Fin状トレンチ*5）のデバイス。今回、耐久性の指標である電界強度を従来のDMOS-FET比で40％低減するとともに抵抗を25％低減し、エネルギー損失を50％低減できることを確認した。今後、日立は、EVの心臓部であるモーター駆動用インバーターの省エネ化に貢献する技術として実用化をめざすと同時に、EV向けだけでなく、社会インフラシステムのさまざまな電力変換器に適用することで、地球温暖化防止や低炭素社会の実現に貢献する。
世界的なエネルギー需要増が見込まれるなか、持続可能な社会実現へ向けてSDGs、COP21などの環境負荷低減に向けた目標が掲げられている。特に、これから爆発的な普及が見込まれるEVの電力消費量の低減は必須であり、インバーターの省エネ化を実現するSiCを半導体材料としたパワー半導体が注目されている。
SiCパワー半導体の課題として、SiCはシリコン (Si) とは異なり、結晶面によって抵抗が大きく異なることが挙げられる。そのため、従来のDMOS-FET（図1の(1)）に対して低抵抗な結晶面に電流を流すトレンチ型SiC MOSFET（図1の(2)）が提案されているが、トレンチ底角に電界が集中しやすい構造のため、高耐久性との両立が困難だった。
日立は、低抵抗・高耐久性を両立するSiCパワー半導体として、日立独自構造となるFin状トレンチ型DMOS-FET "TED-MOS"を高耐圧産業用途 (3.3 kV) に開発し、2018年5月に開催されたInternational Symposium on Power Semiconductor Devices and ICs (ISPSD) にて、トレンチ間隔を狭めることで耐圧を維持しつつ低抵抗化できることを発表している。
今回、このTED-MOSの特長を生かして、さらに高電流密度が求められるEV向け1.2kV耐圧のパワー半導体（図1の(3)）を開発した。電流の集中するデバイス中央部に電圧のかかり方を緩和する「電界緩和層」を新たに設け、電界強度を大幅に低減した。さらに、デバイス中央部を低抵抗化する「電流拡散層」を設け、SiCの中でも抵抗の小さい結晶面であるFin状トレンチの側面とつながる電流経路とするデバイス構造を開発した。これにより、本デバイスは、電界強度と抵抗の低減の両立を実現する。
本技術の効果を試作したデバイスで検証したところ、電界強度を従来のDMOS-FETに比べて40％低減し、EVモーター駆動に求められる1.2 kVの耐圧を確保しつつ、抵抗を25％低減できることを確認した。また、ひれ状の溝を形成した構造と、電界強度と抵抗の低減により、デバイスのオン/オフ切替が速くなり、切替時の電流によるエネルギー消費を50％低減することにも成功した。
本成果は、2018年9月3日～6日に英国バーミンガムで開催される「European Conference on Silicon Carbide and Related Materials (ECSCRM) 」にて発表する予定。
*1 インバーターやコンバーターなどの電力変換器に用いられ、電流をスイッチングにより制御する半導体素子
*2 TED-MOS: Trench Etched DMOS-FET
*3 DMOS-FET: Double Diffused MOSFET
*4 MOSFET: Metal-Oxide-Semiconductor Field-Effect-Transistor
*5 溝（トレンチ）を掘ることで形成したFin（ひれ）の側壁を電流経路とする構造
*6 n+（ソース）: 高濃度n型不純物拡散層（ソース領域）、p-body: p型不純物ボディ領域、n-JFET: n型 Junction-barrier FET、ドレイン: n型不純物ドレイン領域
