三菱電機株式会社と東京大学は、世界で初めて、パワー半導体モジュールに搭載されるSiCパワー半導体素子の抵抗の大きさを左右する電子散乱を起こす3つの要因の影響度を解明するとともに、要因のひとつである電荷による電子散乱の抑制により、界面下の抵抗が従来比3分の1に低減することを確認したと発表した。SiCパワー半導体素子の低抵抗化によるパワーエレクトロニクス機器のさらなる省エネにつながるという。
家電製品から産業・鉄道車両用機器などで使用されるパワーエレクトロニクス機器では、さらなる高効率・小型化が求められている。このニーズに応えるために、パワーエレクトロニクス機器のキーパーツであるパワー半導体モジュールの素子に、従来のSi(ケイ素)パワー半導体素子に比べ抵抗が少ないSiC（シリコンカーバイド＝炭化珪素）パワー半導体素子を採用し、電力損失の低減を実現する動きが加速している。SiCパワー半導体素子の低抵抗化をさらに進めるためには、界面下の抵抗特性を正しく理解することが必要だが、これまでは抵抗の大きさを左右する電子散乱を起こす、界面の凹凸・界面下の電荷・原子振動の3つの要因の影響度を分離して測定することが困難だった。
今回三菱電機と東京大学が開発した独自技術では、界面下の抵抗に影響を及ぼす要因を個別に測定することにより、電子散乱は界面下の電荷と原子振動による影響度が大きいことを世界で初めて解明した。
この知見をデバイス構造に反映させることにより、より一層抵抗の少ないSiCパワー半導体素子の実現を目指す。
開発の特徴
界面下の電荷による影響を確認するため、電子が流れる領域を界面から数十ナノメートル遠ざけた横型の抵抗評価用素子（SiC-MOSFET=金属酸化膜半導体電界効果トランジスター）を作製。原子振動に着目し、SiC界面近くの電子散乱を東京大学の評価技術で測定した。その結果、SiCの抵抗を左右する電子散乱を起こす3つの要因（1.界面の凹凸、2.界面下の電荷、3.原子振動）(図1)のうち、界面の凹凸の影響は小さく、界面下の電荷と原子振動の影響が大きいことを実験により世界で初めて解明した(図2)
横型の抵抗評価用素子において、界面下の電荷から電子の流れを遠ざけることで電荷による電子散乱を抑制し、界面下の抵抗を従来比3分の1に低減することを確認した。
今後、本成果をもとにSiC-MOSFETの設計と試作評価を実施し、より一層抵抗の少ないSiCパワー半導体素子の実現にむけた研究開発を推進する。
開発体制
三菱電機：横型の抵抗評価用素子の設計、製造、および抵抗要因の解析
東京大学：横型の抵抗評価用素子における電子散乱要因の実測評価(喜多准教授)
