東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- 東芝メモリ株式会社は、世界で初めて注1TSV注２技術を用いた3ビット／セル（TLC）の3次元フラッシュメモリ「BiCS
FLASH™」を試作し、2017年6月から開発用に試作品の提供を開始しました。製品のサンプル出荷は2017年中を予定しています。また、試作品は8月7日から10日まで米国サンタクララで開催される「Flash
Memory Summit 2017」で参考展示します。
TSV技術は、複数のチップの内部を垂直に貫通する電極を用いることにより、データ入出力の高速化と消費電力の低減が可能となり、当社は２次元のNAND型フラッシュメモリへの適用実績があります注３。
今回、48層積層プロセスを用いた3次元フラッシュメモリに適用することで、書き込みバンド幅と低消費電力性能の向上に成功し、電力効率注４がワイヤボンディングを用いた製品との比較で約2倍注５に向上しました。また、512ギガビットのチップをひとつのパッケージ内に16段積層することにより総容量１テラバイトの大容量化を実現しました。
当社は、今後TSV技術を用いた3次元フラッシュメモリ「BiCS FLASH™」の製品化を目指し、アクセス遅延時間の低減、データ転送速度の高速化、単位消費電力あたりの高いIOPS注６が必要なエンタープライズSSD、フラッシュストレージなどのアプリケーションに大きく貢献します。
| ||||||||
パッケージタイプ | NAND Dual x8 BGA-152 | |||||||
記録容量 | 512 GB | 1 TB | ||||||
積層数 | 8 | 16 | ||||||
外形寸法 | W | 14 mm | 14 mm | |||||
D | 18 mm | 18 mm | ||||||
H | 1.35 mm | 1.85 mm | ||||||
インターフェース規格 | Toggle DDR | |||||||
インターフェース最大速度 | 1066Mbps | |||||||
注１ | 2017年7月11日現在。 当社調べ | |
注２ | Through Silicon Via：半導体チップの内部を垂直に貫通する電極を用いて複数の半導体チップを１つのパッケージ内で積層する技術 | |
注３ | 世界で初めてTSV技術を用いた最大16段積層NAND型フラッシュメモリの開発について | |
| ||
注４ | 単位電力当たりのデータ転送量（単位：MB/s/W） | |
注５ | 当社比 | |
注６ | Input Output Per Secondの略。1秒間に可能なリード、ライトの処理の回数を表すもの。数値が高いほど処理能力が高くなります。 |
Contacts
本資料に関するお問い合わせ先：
東芝メモリ株式会社
経営企画部
山路 航太
Tel:
03-3457-3473
e-mail: semicon-NR-mailbox@ml.toshiba.co.jp
