ポイント
・ 室温で生成し多重化されたマイクロ波から冷凍機内で必要なマイクロ波を選択的に取り出すシリコンCMOS集積回路を開発
・ 一般的なシリコンCMOS製造技術を活用して低コストで安定的に製造でき、かつ、冷凍機内の発熱のもととなる消費電力の低いシステムを構築可能
・ 量子コンピューターの大規模化に伴うケーブル数増大を抑制
【画像：https://kyodonewsprwire.jp/img/202506050034-O1-B1C9vIa5】
概 要
国立研究開発法人 産業技術総合研究所（以下「産総研」という）先端半導体研究センター 更田裕司 上級主任研究員と森貴洋 研究チーム長らは、複数の量子ビット制御用マイクロ波が多重化された信号から、冷凍機内で任意の信号を選択的に取り出す信号選択用シリコンCMOS集積回路を開発しました。
実用的な量子コンピューターの実現には、量子ビットが100万個以上必要とも言われています。量子状態を保つために冷凍機内で絶対零度近くまで冷却された各量子ビットは、それぞれ個別のマイクロ波信号によって制御されますが、量子ビットの数が増えるにつれて、これらのマイクロ波を伝送するケーブルも増加します。そのために必要な空間の確保のみならず、ケーブル経由で流入する熱による冷凍機内の温度上昇など、ケーブル数の増加は解決困難な問題を引き起こします。
今回、クライオCMOSと呼ばれるCMOS集積回路を極低温で動作させる技術を利用して、室温で生成した複数の量子ビット制御用マイクロ波信号を1本のケーブルに多重化し、冷凍機内で必要な周波数の信号を取り出す信号選択用CMOS集積回路を開発しました。この回路を実際の動作環境である4ケルビンまで冷却して検証を行った結果、原理上制御用マイクロ波の伝送に必要なケーブル数を従来（概要図 従来法①）の18分の1に削減できることを確認しました。また、本技術ではマイクロ波を室温で生成するため、冷凍機内にマイクロ波生成回路を設置する従来方式（概要図 従来法②）と比べて、冷凍機への負荷となる回路の消費電力を30分の1に抑えることが可能です。
クライオCMOSは、一般的なCMOS半導体プロセスで製造できるため、低コストで大量生産することができます。本技術は、量子ビットの増加に伴う配線の課題解決に向けた一歩となり、大規模量子コンピューター実現のための基盤技術となることが期待できます。
この成果は、「IEEE Symposium on VLSI technology and Circuits」（2025年6月8日～12日）で発表されます。
下線部は【用語解説】参照
開発の社会的背景
量子コンピューターは、特定の問題を従来のコンピューターよりも高速に解くことができる可能性があり、世界中で研究開発が活発に進められています。量子コンピューターの演算を担う基本素子は量子ビットと呼ばれ、実用的な量子コンピューターの実現には100万個以上の量子ビットが必要とも言われています。
超伝導方式や半導体方式を用いた場合、量子ビットを冷凍機で絶対零度近くまで冷却する必要があります。これらの量子ビットはそれぞれマイクロ波信号によって制御されますが、現行の方式では、室温に配置された制御装置から、冷凍機内の各量子ビットに接続されたケーブルを通じて信号を送っています（概要図 従来法①）。
しかし、量子ビットの数を増やそうとすると、必要なケーブルの本数も同時に増加してしまうため、冷凍機に引き込めるケーブル数の物理的な限界や、ケーブルを通じた熱流入による冷却不良が深刻な問題となります。これが量子コンピューターの大規模化の障壁の一つとなっています。
研究の経緯
産総研では極低温で動作可能なクライオCMOSの研究開発を進めています（2022年6月14日 産総研プレス発表）。クライオCMOSは、一般的なCMOS半導体プロセスによる量産が可能で、低コストで製造ができるという利点があります。以前から、クライオCMOSを用いたケーブル削減技術として、量子ビット制御用のマイクロ波信号を冷凍機内部で生成する方法が提案されていましたが（概要図 従来法②）、この方法は消費電力による発熱が大きく、冷凍機の冷却能力には限度があるため、低電力化が望まれていました。
今回、これまで培ったクライオCMOS回路設計技術を応用して、複数の量子ビット制御用マイクロ波が多重化された信号から、冷凍機内で任意の信号を取り出す信号選択用CMOS集積回路の開発に取り組みました。
なお、本研究開発は国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の委託事業「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発」の支援を受け、「量子計算及びイジング計算システムの統合型研究開発」として実施したものです。
研究の内容
量子ビットの制御にはマイクロ波を使用しますが、その周波数は量子ビットごとに異なります。この特性を利用して、室温で複数の量子ビット制御用マイクロ波を生成し、冷凍機内部につながる一本のケーブルにそれらを多重化した後に分離して多数の量子ビットを制御する超電導回路が報告されています（2024年6月3日 産総研プレス発表）。本研究では、安定的に大量生産が可能なシリコンCMOS集積回路技術を用いて、多重化された信号から制御したい任意の量子ビット用のマイクロ波を冷凍機内で選択的に取り出す信号選択用クライオCMOS集積回路を開発しました。今回開発した信号選択回路は、インジェクションロック発振器を2段接続した回路構成が特徴です（図1a）。本回路に、複数の周波数のマイクロ波が多重化された信号を入力します。インジェクションロック発振器は、その入力信号に含まれるマイクロ波の内、自身の発振周波数に近いマイクロ波に同期して発振します。この発振周波数は、動作時にユーザが自由に設定できるので、結果的に所望の周波数のマイクロ波を取り出すことが可能となります。例として、4種のマイクロ波を多重化した信号を入力した際の動作結果を図1bに示します。
【画像：https://kyodonewsprwire.jp/img/202506050034-O2-QqgMr3NE】
本信号選択回路を一般的な商用CMOS半導体プロセスで製造し（図1c）、極低温4ケルビンに冷却し評価を行いました。本回路では、多重化された複数の周波数のマイクロ波から、所望のマイクロ波のみを取り出すことが理想的には望まれますが、実際は図1bに示される通り、選択していない周波数のマイクロ波の成分も出力信号に含まれてしまいます。この不要な周波数成分は、量子ビットを制御する際の精度に影響を与えることが知られています。従って、いかに特定の周波数のマイクロ波のみを取り出すことができるか、つまり、信号の選択性能が重要となります。
そこで、2つの周波数のマイクロ波を多重化した信号を入力し、片方の周波数を選択した際の、出力信号に含まれるもう一方の周波数のマイクロ波強度を評価しました（図2）。その結果、2つの周波数が55 MHz以上離れていれば、量子ビット制御の精度に影響を与えないことが分かりました。これは、1 GHzの範囲で考えると18種のマイクロ波を多重化できることを意味しています。この結果、従来の室温で制御用マイクロ波を生成した場合（概要図従来法①）に比べて、ケーブル本数を18分の1に削減できます。また、本回路の消費電力は、1量子ビット当たり0.25 mWであり、これはクライオCMOSを用いて冷凍機内にマイクロ波生成回路を設置する従来方式（概要図従来法②）に比べて30分の1の電力でした。
【画像：https://kyodonewsprwire.jp/img/202506050034-O3-B3aT829X】
今回開発したクライオCMOS技術を用いた信号選択回路は、一般的な商用CMOS半導体プロセスで製造可能で、かつ低消費電力でケーブル本数が削減できる技術であり、将来の大規模量子コンピューターを実現する基盤技術の一つとしての応用が期待できます。
今後の予定
今後は開発した信号選択回路を量子ビットと接続し、量子ビットの状態制御動作を検証する予定です。
学会情報
学会名：IEEE Symposium on VLSI Technology and Circuits 2025（2025年6月8日～12日、京都開催）
発表タイトル：0.25 mW/qubit, 5.7-7.5 GHz Cryogenic CMOS Microwave Signal Selector using Dual-Stage Injection-Locked Oscillator for Frequency-Multiplexed Qubit Control
著者：Hiroshi Fuketa, Ippei Akita, Tomohiro Ishikawa, Hanpei Koike, and Takahiro Mori
用語解説
量子ビット
量子計算における情報の最小単位。超伝導体や半導体などを用いたさまざまなデバイスで実現可能。
マイクロ波
周波数が3 GHzから30 GHzまでの電磁波。
クライオCMOS
現代のコンピューター向けに広く普及しているCMOS（相補型金属酸化膜半導体）半導体プロセスで製造されたチップを極低温で動作させる技術。一般的なCMOS半導体プロセスでは、摂氏-40度（233ケルビン）程度までしか動作が保証されておらず、10ケルビン以下のような極低温で動作する回路を設計するには、その温度での動作を前提とした設計が必要となる。
インジェクションロック発振器
外部から信号を加えると、その信号の周波数と位相に同期する発振器。
プレスリリースURL
https://www.aist.go.jp/aist_j/press_release/pr2025/pr20250609/pr20250609.html
