**生成AIをロボットや自動車で動かす――日本が挑む「2nm世代エッジAI半導体」、11月11日に東京大学のRISC-V Day Tokyo 2026 Autumnで開発プロジェクトを紹介**
一般社団法人RISC-V協会は、11月11日に東京大学で開催する「RISC-V Day Tokyo 2026 Autumn」において、産業技術総合研究所の大内真一氏による「2nm世代半導体技術によるエッジAIアクセラレータの開発」の講演を実施します。
LSTCなどの公開資料では、産総研・東京大学・Rapidus・Tenstorrentなどによる研究開発連携が紹介されており、2nm世代の半導体技術を活用したRISC-V CPUとAIアクセラレータの開発を通じ、高性能・低消費電力のエッジAI推論の実現を目指しています。
【これまでの発表と今回の発表の関係】
RISC-V協会は、2026年10月8日に128人による半導体回路設計、10月29日に生成AIを活用した独自RISC-V CPU開発を発表し、さらにTenstorrentのCPU IPや、異なるメーカーのチップレットを組み合わせるOpen Chiplet Atlas(R)を紹介してきました。今回の発表では、これらの設計技術を、2nm世代の先端半導体プロセスと組み合わせ、生成AIをエッジ機器で実行する実用的な半導体システムの研究開発の発表に焦点を当てます。
【プレスリリース】
2026年11月6日
一般社団法人RISC-V協会
## 【生成AIをクラウドだけでなく、身近な機器で動かす】
一般社団法人RISC-V協会は、2026年11月11日（水）、東京大学本郷キャンパスで開催する「RISC-V Day Tokyo 2026 Autumn」において、国立研究開発法人産業技術総合研究所（AIST）の大内真一氏による講演「プロジェクト紹介：2nm世代半導体技術によるエッジAIアクセラレータの開発」を実施します。
大内氏は、産総研・東京大学AIチップデザインオープンイノベーションラボラトリ（AIDL）のAIチップ設計環境チームでラボチーム長を務めています。
本講演では、NEDOの委託事業として技術研究組合最先端半導体技術センター（LSTC）が推進する「2nm世代半導体技術によるエッジAIアクセラレータの開発」の背景と研究開発内容を紹介します。
近年、大規模言語モデル（LLM）を含む生成AIの利用が急速に広がっています。
生成AIの推論処理は、クラウド上のデータセンターで実行するだけでなく、ロボット、自動車、産業機器など、利用現場に近いエッジ機器で実行することも求められています。
エッジ機器には、データセンターのサーバーと比べて厳しい消費電力、発熱、設置空間などの制約があります。高度なAI推論を実行するには、演算性能を確保しながら消費電力を抑える半導体技術が必要です。
本プロジェクトでは、2nm世代の先端半導体プロセスと、AI推論に最適化された回路アーキテクチャを組み合わせることで、高性能かつ低消費電力のエッジAIアクセラレータの実現を目指しています。
## 【2nm世代半導体技術によるエッジAIアクセラレータの開発】
NEDOの「ポスト5G情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発（委託）」の一環として、LSTCが推進しています。
2024年2月、LSTCはNEDOから本研究開発事業の実施者として採択されたことを発表しました。
2nm世代以降を見据えた次世代半導体設計技術として、生成AIを含むエッジ推論処理に特化したAIアクセラレータを、国際連携によって開発します。
## 【2nm世代半導体技術によるエッジAIアクセラレータの研究開発】
LSTC（技術研究組合最先端半導体技術センター）の研究開発プロジェクト紹介によれば、本事業では、2nm以細を狙う次世代半導体設計技術として、生成AIを含むエッジ推論処理用途に特化したAIアクセラレータの開発を、国際連携によって進めています。
研究開発は、主に次の4項目で構成されています。
**1．業界標準に対応したAIアクセラレータ向け統合アーキテクチャの開発**
業界標準への対応を考慮した、AIアクセラレータ向け統合アーキテクチャを開発します。CPUとAIアクセラレータの連携を含め、生成AIなどの推論処理を効率よく実行するためのシステム構成を検討し、ハードウェアとソフトウェアを一体的に設計することを目指します。
**2．2nm技術によるアクセラレータチップの開発**
2nm世代の半導体プロセスを活用し、生成AIを含むエッジ推論処理に特化したアクセラレータチップを開発します。高い演算性能と低消費電力の両立を目指し、先端半導体技術とAI処理に適した回路アーキテクチャを組み合わせます。
**3．2nm技術を用いエッジAIに最適化されたCPUチップの開発**
2nm世代の半導体技術を用いて、エッジAI用途に最適化されたCPUチップを開発します。CPU技術にはRISC-Vエコシステムを活用し、AIアクセラレータとの連携を考慮した半導体システムの実現を目指します。
**4．業界標準のAIフレームワークを利用可能なソフトウェア開発基盤の構築**
業界標準のAIフレームワークを利用できるソフトウェア開発基盤を構築します。AIアクセラレータを実際のアプリケーションから利用するために必要となる、コンパイラ、ライブラリ、シミュレータなどの開発環境を整備し、ハードウェアとソフトウェアを連携させることを目指します。
出典： 技術研究組合最先端半導体技術センター（LSTC）「研究開発」―「2nm世代半導体技術によるエッジAIアクセラレータの開発」
https://www.lstc.jp/research/
## 【なぜエッジAIに2nm世代の半導体が必要なのか】
大規模言語モデルを含む生成AIでは、大量の演算処理とメモリアクセスが必要です。クラウドのデータセンターでは、多数の高性能プロセッサを使用し、大きな電力と冷却設備によってAI処理を実行できます。一方、ロボット、自動車、産業機器などでは、搭載できる半導体の数、消費電力、冷却能力、設置空間が制限されます。そのため、エッジAIでは、限られた電力の中で必要な推論性能を実現することが重要になります。先端半導体プロセスは、トランジスタの高密度化や電力効率の改善を可能にする技術ですが、プロセスの微細化だけでAI処理の効率が決まるわけではありません。AIアクセラレータの演算器構成、メモリ階層、データ転送方式、CPUとの役割分担、ソフトウェアなどを総合的に最適化する必要があります。プロジェクトでは、2nm世代の半導体技術とAI推論向けの専用回路アーキテクチャを協調して開発することで、高性能化と低消費電力化を目指します。
## 【RISC-V CPUとAIアクセラレータの統合】
特徴の一つは、AIアクセラレータだけでなく、CPUチップも研究開発の対象としているということです。AIシステムでは、AIアクセラレータが行列演算などの処理を担当する一方、CPUはシステム制御、データ処理、入出力管理、ソフトウェア実行などの役割を担います。このため、AIアクセラレータの性能だけでなく、CPUとの連携、メモリシステム、ソフトウェアの実行環境などがシステム全体の性能に影響します。
RISC-Vエコシステムを活用したCPU技術とAIアクセラレータを組み合わせ、エッジAI推論に適したシステムアーキテクチャを開発します。AIアクセラレータとの統合を考慮したCPUチップの開発は、エッジAI向け半導体システムを実現するうえで重要な研究課題となります。
## 【産総研・東京大学・Rapidus・Tenstorrentによる国際連携】
LSTCを中心とした国内外の研究開発連携によって推進されています。公表されている構想では、産業技術総合研究所、東京大学、Rapidusなどの国内機関と、米国Tenstorrentが連携します。産総研・東京大学はAIアクセラレータや設計技術、Rapidusは2nm世代の半導体製造技術、TenstorrentはRISC-V CPU技術などを通じて、プロジェクトに関わる構想が示されています。経済産業省の公開資料では、Rapidusの半導体製造技術を活用し、エッジ用途に最適化された生成AI向け半導体の試作・実証を目指す方針が説明されています。
また、TenstorrentがRapidusのPDK（Process Design Kit）を用いて2nm世代のCPUを設計・製造する計画も示されています。PDKは、半導体製造プロセスに対応した設計ルールやデバイスモデルなどをまとめた設計基盤です。先端半導体の開発では、製造プロセスの特性を考慮しながら回路設計を進める必要があり、半導体製造技術と設計技術の密接な連携が求められます。本プロジェクトは、先端半導体の製造技術とAIアクセラレータ・CPUの設計技術を結びつける取り組みでもあります。
## 【コンパイラ・ライブラリ・シミュレータを含むソフトウェア基盤】
AIモデルをアクセラレータ上で実行するには、演算処理をハードウェアに対応付けるコンパイラ、各種演算を実行するライブラリ、動作検証に使用するシミュレータなどが必要です。プロジェクトでは、業界標準のAIフレームワークを利用できるソフトウェア開発基盤の構築も進めます。これにより、AIアプリケーションの開発者が、専用ハードウェアの詳細をすべて理解しなくても、アクセラレータを利用できる環境の実現を目指します。ハードウェアとソフトウェアを一体的に開発することは、エッジAIアクセラレータの性能と利用しやすさを両立するうえで重要です。
## 【想定される応用分野――ロボット、自動車、産業機器】
産業用ロボット、自動車、生活支援ロボットなどの機器では、センサーやカメラから取得した情報を利用して、認識、判断、制御などを行います。生成AIや高度なAI推論技術をエッジ機器で利用できれば、クラウドとの通信に依存する処理を減らし、現場でのAI処理を実現する選択肢が広がります。一方で、実際の製品に搭載するためには、演算性能だけでなく、消費電力、発熱、応答時間、信頼性などの要求を満たす必要があります。2nm世代の先端半導体技術と専用AIアーキテクチャの組み合わせは、こうした要求に対応するための研究開発の方向性の一つです
## 【講演者：大内真一氏について】
大内真一氏は、国立研究開発法人産業技術総合研究所（AIST）の研究者であり、産総研・東京大学AIチップデザインオープンイノベーションラボラトリ（AIDL）のAIチップ設計環境チームでラボチーム長を務めています。2002年、東京大学大学院で情報通信工学分野の博士号を取得しました。2002年から2005年まで株式会社東芝に勤務し、2005年に産業技術総合研究所に入所しました。これまでに、量子計算シミュレーション用専用プロセッサ、CMOS集積DNAチップ、FinFET技術・回路、AIアクセラレータなどの研究に従事しています。IEEE Solid-State Circuits Society、IEEE Electron Devices Society、電子情報通信学会の会員です。
## 【11月11日、東京大学でプロジェクトの背景と研究開発内容を紹介】
RISC-V Day Tokyo 2026 Autumnでは、大内真一氏が「2nm世代半導体技術によるエッジAIアクセラレータの開発」について講演します。本講演では、生成AIを含むエッジAI推論において、なぜ先端半導体技術が必要なのかを説明するとともに、NEDO事業として現在進められている研究開発の背景と取り組みを紹介します。先端半導体プロセス、RISC-V CPU、AIアクセラレータ、ソフトウェア開発基盤を組み合わせる研究開発の方向性を知る機会となります。
## 【技術講演】
**講演日時**
2026年11月11日（水）15:45～16:15
**講演タイトル**
プロジェクト紹介：2nm世代半導体技術によるエッジAIアクセラレータの開発
**講演者**
大内 真一 氏
国立研究開発法人 産業技術総合研究所（AIST）
産総研・東京大学AIチップデザインオープンイノベーションラボラトリ（AIDL）
AIチップ設計環境チーム ラボチーム長
## 【主な講演内容】
本講演では、大規模言語モデル（LLM）を含む生成AIの推論処理を、ロボット、自動車、産業機器などのエッジ機器で実行するために、なぜ最先端の半導体技術が必要なのかを解説します。
また、NEDO事業としてLSTCが推進する「2nm世代半導体技術によるエッジAIアクセラレータの開発」について、CPUとAIアクセラレータの統合アーキテクチャ、2nm世代の半導体技術を活用したチップ開発、ソフトウェア開発基盤の構築など、現在進められている研究開発の背景と取り組みを紹介します。
## 【開催概要】
名称：RISC-V Day Tokyo 2026 Autumn
開催日：2026年11月11日（水）
会場：東京大学 本郷キャンパス 伊藤国際学術研究センター
主催：一般社団法人RISC-V協会
## 【参加申込】
Peatix：
https://peatix.com/event/5190001
公式プログラム：
https://riscv.or.jp/risc-v-day-tokyo-2026-autumn/
## 【関連する技術情報】
LSTC「研究開発」
https://www.lstc.jp/research/
LSTC「2nm世代半導体技術によるエッジAIアクセラレータの開発」採択発表（2024年2月9日）
https://www.lstc.jp/assets/pdf/LSTC_press_20240209.pdf
産業技術総合研究所「技術研究組合 最先端半導体技術センターがNEDO事業に採択」（2024年2月13日）
https://www.aist.go.jp/aist_j/news/au20240213.html
NEDO「ポスト5G情報通信システム基盤強化研究開発事業」関連資料
https://www.nedo.go.jp/content/100964301.pdf
## 【関連する過去のプレスリリース】
**2026年10月8日 9:00発表**
「最大128人で1枚の半導体をつくる――東京大学で実チップ設計・製造に挑戦、約70名を追加募集 Windows PC持参で参加可能。文学者、歴史専攻、美大生、サラリーマンでも。」
https://www.dreamnews.jp/press/0000364599
**2026年10月29日 17:30発表**
「今度は『自分のCPU』を設計する――AIでRISC-V CPUを開発、Linux起動から実シリコン実装へ。11月11日、東京大学で論理設計・検証講座を開催」
https://www.dreamnews.jp/press/0000366941
## 【主催団体】
一般社団法人RISC-V協会
代表者：河崎俊平
公式サイト：
https://riscv.or.jp/
【画像 https://www.dreamnews.jp/press/367619/images/bodyimage1】
配信元企業：一般社団法人 RISC-V協会
プレスリリース詳細へ
ドリームニューストップへ
