**RISC-Vの次はチップレットのオープン化。共通設計基盤「OCA Harness」のオープンソース公開を受け、11月11日、東京大学で技術講演**
【プレスリリース】
2026年11月6日
一般社団法人RISC-V協会
## 【前回までのプレスリリースと今回の発表の関係】
一般社団法人RISC-V協会は、2026年11月11日（水）に東京大学本郷キャンパスで開催する「RISC-V Day Tokyo 2026 Autumn」に向けて、半導体設計技術に関する一連の発表を行っています。
10月8日には、最大128名がそれぞれ異なるトランジスタ回路を設計し、1枚の半導体チップに集積する取り組みを発表しました。半導体を使うだけでなく、自分の回路を設計し、実際のシリコンにすることを目指すものです。
10月29日には、生成AI、RISC-V、オープンソースEDAを活用して、自分のCPUを設計する取り組みを発表しました。RTLによる論理設計から、FPGAでの動作検証、Linux起動、ASIC実装まで、個人や少人数の開発者によるCPU開発の可能性を紹介しました。
今回は、個々のトランジスタ回路やCPUの設計から一歩進み、異なる企業が開発した半導体チップレットを組み合わせて、一つの半導体システムを構築するための技術に焦点を当てます。
Tenstorrentがパートナー企業と推進する「Open Chiplet Atlas(R)（OCA）」は、CPU、AIアクセラレータ、入出力回路などの機能を持つチップレットを、異なる企業間でも相互運用できるようにするためのオープンなアーキテクチャと開発エコシステムです。
2025年10月の発表時点で、Preferred Networks、Rapidus、LG、BOS Semiconductors、VeriSiliconなど、50以上の企業・機関がこのエコシステムに参画していました。
さらに、2026年10月22日には、チップレットの起動、セキュリティ、システム管理、デバッグなどの共通機能を再利用可能にする「OCA Harness」のオープンソース・ベータ版が公開されました。
トランジスタを設計する。CPUを設計する。そして、異なる企業が開発したチップレットを組み合わせて、独自の半導体システムを構築する。
この3つの発表を通じて、半導体設計の民主化が、個人による回路設計から、企業間で設計資産を共有・再利用する半導体システム開発へと広がる姿を紹介します。
## 【今回の発表――TenstorrentがOpen Chiplet Atlas(R)の技術とエコシステムを紹介】
一般社団法人RISC-V協会は、2026年11月11日（水）、東京大学本郷キャンパスで開催する「RISC-V Day Tokyo 2026 Autumn」において、Tenstorrent USA Inc.のSoC Architect、Lichen Weng氏による技術講演を実施します。
講演タイトルは「Enabling Affordable Chip Design with Open Chiplet Atlas(R) Ecosystem」です。
本講演では、異なるメーカーが開発したチップレットを組み合わせるための共通アーキテクチャ「Open Chiplet Atlas(R)」と、その実装を支援するオープンソース設計基盤「OCA Harness」を紹介します。
OCAは、チップレット間の物理的な接続だけでなく、データ転送、通信プロトコル、システム管理、ソフトウェアまでを対象とする5階層のアーキテクチャを採用しています。
さらに、共通設計基盤と適合性検証の仕組みを整備することにより、異なる企業のチップレットを組み合わせる際の開発負担を減らし、半導体システムの設計資産を再利用しやすくすることを目指しています。
今回の講演では、OCAのアーキテクチャ、OCA Harness、チップレットの相互運用性、適合性検証、および今後の開発ロードマップを解説します。
## 【CPUのオープン化から、半導体システム全体のオープン化へ】
RISC-Vは、CPUの命令セットアーキテクチャ（ISA）をオープンにすることで、企業や研究機関、個人開発者が独自のCPUを開発できる可能性を広げてきました。
しかし、CPUの命令セットがオープンになっても、半導体システム全体を容易に設計できるわけではありません。
CPU、AIアクセラレータ、メモリ、入出力回路などを一つの半導体製品として統合するには、多くの設計技術と検証作業が必要です。特に異なるメーカーが開発した半導体回路を組み合わせる場合、インターフェースやシステム管理、ソフトウェアの互換性が大きな課題となります。
Tenstorrentがパートナー企業と推進するOpen Chiplet Atlas(R)は、こうした課題に取り組むオープンなチップレット・エコシステムです。
OCAは、特定のCPU命令セットやIPベンダーに依存しない設計を目指しており、さまざまな種類のCPU、AIアクセラレータ、周辺回路を組み合わせるための基盤として位置付けられています。
## 【Open Chiplet Atlas(R)とは何か】
Open Chiplet Atlas(R)は、異なるメーカーや設計チームが開発したチップレットを組み合わせ、一つの半導体システムとして動作させることを目指す、オープンなアーキテクチャと開発エコシステムです。
チップレットとは、CPU、AIアクセラレータ、入出力回路などの機能を、個別の半導体ダイとして製造し、それらを一つのパッケージ内で接続する技術です。
従来の大規模SoCでは、多くの機能を一つの半導体ダイに集積する方法が一般的でした。しかし、半導体製造技術の高度化に伴い、大規模なダイの開発・製造には多額の費用と時間が必要になっています。
チップレットを利用すれば、既存の設計資産を再利用し、異なる製造プロセスで作られた半導体ダイを組み合わせることが可能になります。
例えば、最先端プロセスで製造したCPUチップレットと、別のプロセスで製造した入出力チップレットを組み合わせる設計が考えられます。
ただし、チップレットを物理的に接続できることと、異なるメーカーのチップレットがシステムとして正しく動作することは別の問題です。
Open Chiplet Atlas(R)は、この相互運用性を実現するための共通ルールと設計基盤を提供することを目指しています。
## 【異なるメーカーのチップレットを接続する5階層のアーキテクチャ】
OCA Architectureは、チップレットの相互運用性を次の5階層で定義します。
**1．Physical Layer（物理層）**
半導体ダイ間の電気的・物理的な接続に関する階層です。チップレット同士が信号を送受信するための基盤となります。
**2．Transport Layer（転送層）**
チップレット間でデータを転送するための仕組みを扱います。
**3．Protocol Layer（プロトコル層）**
データのやり取りに必要な通信規則や、既存のシステムプロトコルとの対応を扱います。
**4．System Layer（システム層）**
複数のチップレットを一つのシステムとして起動・管理・制御するための仕組みを扱います。
**5．Software Layer（ソフトウェア層）**
複数のチップレットで構成されるシステムを、ソフトウェアから利用するための共通基盤を扱います。
OCAの特徴は、ダイ間の物理接続だけではなく、システム管理やソフトウェアまでを含めて相互運用性を考えることにあります。
## 【Open Chiplet Atlas(R)を支える3つの柱】
OCAエコシステムは、Architecture、Harness、Complianceという3つの柱で構成されます。
### Architecture――共通の設計ルール
異なるメーカーのチップレットを相互運用するためのアーキテクチャ仕様です。
物理層からソフトウェア層までを対象とし、特定の企業やCPUアーキテクチャへの依存を減らすことを目指します。
### Harness――再利用できる共通設計基盤
チップレットを開発する際に必要となる、セキュリティ、起動、システム管理、デバッグ、テスト、ダイ間接続などの共通機能を提供する設計フレームワークです。
開発者は、こうした共通機能を毎回一から設計する代わりに、自社製品の特徴となるCPU、AI演算器、アクセラレータなどの開発に注力できます。
### Compliance――相互運用性の検証
異なるメーカーのチップレットが、OCAの仕様に従って相互運用できるかを検証するための仕組みです。
シリコン製造前の検証だけでなく、製造後の実機検証も対象とする構想であり、基準となる「Golden Chiplet」や、参加企業が接続試験を行う「Plugfest」も含まれます。
この3つを組み合わせることによって、OCAは単なるインターフェース仕様ではなく、実際の半導体製品開発を支えるエコシステムを目指しています。
## 【2026年10月、OCA Harnessのオープンソース・ベータ版を公開】
Tenstorrentは2026年10月22日、Open Chiplet Atlas(R) Harnessのオープンソース・ベータ版を公開しました。
OCA Harnessは、チップレットの共通機能をRTL設計として再利用できるようにするフレームワークです。
公開されたベータ版には、主に次の機能が含まれています。
**OCA Security Processor（SEP）**
セキュアブート、鍵管理、計測、ライフサイクル管理などを担当し、チップレットの信頼の基点となる機能を提供します。
**OCA System Management Controller（SMC）**
システム起動、クロック、電源、温度、リセット、状態監視などを管理します。
**Debug and Test Ports（DTP）**
JTAGなどを含む、チップレット間で共通に利用できるデバッグ・テスト機能を提供します。
これらの機能は、OCA System Management Unit（SMU）として統合されます。
また、AXI4トランザクションをUCIeによるダイ間接続で転送するための実装や、ソフトウェア開発を早期に開始するためのC++／SystemC仮想プラットフォームも提供されています。
OCA Harnessの公開には、BOS SemiconductorsやlowRISCも貢献しています。
従来、チップレットの開発チームは、独自の演算機能だけでなく、起動、セキュリティ、システム管理、テストなどの周辺機能も設計する必要がありました。
OCA Harnessは、こうした共通部分の再利用を可能にし、初期開発費用（NRE）や統合リスクの低減を目指します。
2025年のOCAエコシステム発表から約1年を経て、2026年にはオープンソースの設計基盤が公開されたことになります。
## 【Preferred Networks、Rapidus、LGなどが参画する国際的なエコシステム】
Tenstorrentが2025年10月22日に公表したOCAエコシステムには、発表時点で50以上のパートナーが参加していました。
日本からは、Preferred NetworksとRapidusが参画しています。
海外からは、LG、BOS Semiconductors、VeriSilicon、Baya Systems、AheadComputing、Axelera AI、CoAsia SEMI、SKAIChips、Semidynamics、ThunderSoftなどが名を連ねています。
また、台湾のIndustrial Technology Research Institute（ITRI）、Barcelona Supercomputing Center（BSC）などの研究機関も参加しています。
東京大学も、OCAを支援する研究機関としてTenstorrentの公式発表に記載されています。
### Preferred Networks――日本のAI半導体開発との接点
Preferred Networksは、日本でAI技術とAI向け半導体の研究開発を進める企業です。
同社がOCAエコシステムの参画企業として名を連ねていることは、日本のAI半導体開発と国際的なチップレット相互運用技術の接点として注目されます。
なお、Preferred NetworksとTenstorrentは2026年10月21日、光電融合技術を取り入れた高性能・高効率AIプロセッサの研究開発に関する共同提案がNEDO事業に採択されたことも発表しています。
この共同研究開発とOCAエコシステムへの参画は、それぞれ別の取り組みですが、両社が日本の先端半導体分野で協力関係を持っていることを示しています。
### Rapidus――先端半導体製造とチップレット相互運用性
RapidusもOCAエコシステムの参画企業です。
Tenstorrentの2025年10月の発表では、Rapidusの南博史氏が、異なるベンダーのチップレットを組み合わせるための標準化が、複雑な物理統合を簡素化するうえで重要であるとの見解を示しています。
チップレットの普及には、回路設計だけでなく、半導体製造、実装、テストを含む幅広い技術の連携が必要です。
Rapidusの参画は、OCAが半導体IPベンダーだけではなく、製造側も含めたエコシステムを目指していることを示しています。
## 【なぜチップレットのオープン化が必要なのか】
先端半導体の開発では、回路規模の拡大、製造工程の複雑化、検証作業の増大によって、開発費用が高くなっています。
大規模なSoCを一から設計するには、CPU、アクセラレータ、周辺回路、システムソフトウェアなど、幅広い専門技術が必要です。
チップレットを利用することで、既存の半導体ダイを再利用し、必要な機能を組み合わせる開発方式が可能になります。
しかし、メーカーごとに独自のインターフェースや管理方式を採用していると、異なるチップレットを組み合わせる際に、多額の統合費用が発生します。
OCAは、共通アーキテクチャ、共通設計基盤、適合性検証によって、この問題に取り組みます。
将来的に、複数の企業が互換性のあるチップレットを供給できるようになれば、半導体システムの開発者は、用途や性能、製造技術、価格に応じて構成要素を選択しやすくなります。
これは、半導体設計における分業と設計資産の再利用を進める可能性を持っています。
なお、OCAは相互運用性の実現を目指して開発が進められているエコシステムであり、現時点ですべてのメーカーのチップレットを自由に組み合わせられることを意味するものではありません。
## 【11月11日、東京大学でOCAの技術と開発ロードマップを解説】
RISC-V Day Tokyo 2026 Autumnでは、Tenstorrent USA Inc.のSoC Architect、Lichen Weng氏が、Open Chiplet Atlas(R)について講演します。
講演タイトルは「Enabling Affordable Chip Design with Open Chiplet Atlas(R) Ecosystem」です。
講演では、RISC-VがCPU命令セットのオープン化を進めた一方で、競争力のある半導体製品の開発には依然として多額の費用と複雑なシステム統合が必要であることを説明します。
そのうえで、異なるベンダーのチップレットを統合するためのOCAの5階層アーキテクチャ、オープンな参照設計、相互運用性検証、OCA Harness、および今後の開発ロードマップを紹介します。
## 【Tenstorrent技術講演】
講演日時：2026年11月11日（水）16:20～16:40
講演タイトル：
Enabling Affordable Chip Design with Open Chiplet Atlas(R) Ecosystem
講演者：
Lichen Weng 氏
SoC Architect
Tenstorrent USA Inc.
主な講演内容：
- Open Chiplet Atlas(R)エコシステムの概要
- チップレット相互運用性を実現する5階層アーキテクチャ
- オープンソース設計基盤「OCA Harness」
- 異なるメーカーのチップレットを統合するための課題
- 適合性検証とオープンな参照設計
- OCAの開発ロードマップ
- 半導体の初期開発費用を低減するための取り組み
## 【開催概要】
名称：RISC-V Day Tokyo 2026 Autumn
開催日：2026年11月11日（水）
会場：東京大学 本郷キャンパス 伊藤国際学術研究センター
主催：一般社団法人RISC-V協会
## 【参加申込】
Peatix：
https://peatix.com/event/5190001
公式プログラム：
https://riscv.or.jp/risc-v-day-tokyo-2026-autumn/
## 【関連する過去のプレスリリース】
**2026年10月8日 9:00発表**
「最大128人で1枚の半導体をつくる――東京大学で実チップ設計・製造に挑戦、約70名を追加募集 Windows PC持参で参加可能。文学者、歴史専攻、美大生、サラリーマンでも。」
https://www.dreamnews.jp/press/0000364599
**2026年10月29日 17:30発表**
「今度は『自分のCPU』を設計する――AIでRISC-V CPUを開発、Linux起動から実シリコン実装へ。11月11日、東京大学で論理設計・検証講座を開催」
https://www.dreamnews.jp/press/0000366941
## 【関連する技術情報】
Open Chiplet Atlas(R)公式サイト
https://www.openchipletatlas.org/
TenstorrentによるOCAエコシステム発表（2025年10月22日）
https://tenstorrent.com/en/newsroom/tenstorrent-announces-open-chiplet-atlas-ecosystem
TenstorrentによるOCA Harnessオープンソース・ベータ版公開（2026年10月22日）
https://tenstorrent.com/newsroom/tenstorrent-releases-open-source-beta-of-the-oca-harness
OCA Harness技術ドキュメント
https://docs.tenstorrent.com/tt-oca-harness/ocah-home/latest/index.html
## 【主催団体】
一般社団法人RISC-V協会
代表者：河崎俊平
公式サイト：
https://riscv.or.jp/
【画像 https://www.dreamnews.jp/press/367616/images/bodyimage1】
配信元企業：一般社団法人 RISC-V協会
プレスリリース詳細へ
ドリームニューストップへ
