キオクシア：高性能、大容量、低消費電力を実現した第10世代BiCS FLASH™のサンプル出荷を開始

北上工場第2製造棟で生産

東京--(BUSINESS WIRE)--（ビジネスワイヤ） --キオクシア株式会社は、本日、第10世代BiCS FLASH™ 3次元フラッシュメモリ技術を適用した1Tb（テラビット）TLC（Triple-Level-Cell、3ビット/セル）製品のサンプル出荷^（注1）を開始したことを発表しました。また、本製品は、主に当社のエンタープライズ・データセンター向けSSD製品に搭載され、高性能、大容量、低消費電力が一層求められるAI向けストレージ需要に応える製品ラインアップの強化に貢献します。なお、本製品は、北上工場（岩手県北上市）第2製造棟の最新設備を活用して生産します。

第10世代BiCS FLASH™は、第8世代より採用している革新的なCMOS directly Bonded to Array　(CBA)技術^（注2）とOn Pitch Select Gate Drain　(OPS)技術^（注3）を活用し、NANDインターフェース速度において、第8世代比で33％向上となる4.8Gb/秒^（注4）を実現しました。また、ビット密度は、積層数を332層に増やし、平面方向に高密度化したことで59%向上しています。さらに、書き込み時の電力効率は18%^（注5）、読み出し時の電力効率は30%^（注5）改善しており、データセンター等における消費電力削減にも貢献することが期待されます。

キオクシアは、独自の二軸の開発戦略のもと、投資コストを抑えつつ高性能を実現する製品群（第9世代）と、積層数を増加させて大容量かつ高性能を実現する製品群（第10世代）の展開を進めています。今後も、「『記憶』で世界をおもしろくする」というミッションのもと、グローバルなパートナーシップを強化しながらさらなる技術革新を追求し、AIインフラを支える製品を提供してまいります。

注1		本サンプルは製品評価を目的としており、量産品とは仕様が異なる場合があります。
注2		ウエハーボンディング技術を用いて、別々に製造したCMOS回路のウエハーとメモリセルアレイのウエハーを貼り合わせる技術。
注3		未使用のメモリホールを削除することにより、ビットラインを短くし、ワードラインの容量を減少させることが可能となる技術。
注4		1Gb/秒を1,000,000,000 ビット/秒として計算しています。各値は特定の試験環境及び条件により得られた値であり、使用する機器等の条件などによって変化します。
注5		データ転送時の電力効率も含みます。

*		製品の表示は搭載されているフラッシュメモリに基づいており、実際に使用できるメモリ容量ではありません。メモリ容量の一部を管理領域等として使用しているため、使用可能なメモリ容量（ユーザー領域）はそれぞれの製品仕様を確認ください。（メモリ容量は1ギガビットを1,073,741,824 ビットとして計算しています。）
*		リードおよびライト性能はキオクシアの試験環境で特定の条件により得られた最良の値であり、ご使用機器での速度を保証するものではありません。リード及びライト性能は使用する機器等の条件により異なります。
*		記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。
*		このお知らせは、情報提供のみを目的としたものであり、国内外を問わず、当社の発行する株式その他の有価証券への勧誘を構成するものではありません。
*		本資料に掲載されている情報（製品の仕様、サービスの内容およびお問い合わせ先など）は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。

 

Contacts

本資料に関するお問い合わせ先：

キオクシア株式会社

コーポレートコミュニケーション部

山路 航太

Tel: [phone]

[e-mail]