本協業では、NECが2023年の実用化を目指して開発中の超電導パラメトロン素子(注3)を用いた量子アニーリングマシンに、PQC社独自の量子ビット間結合技術である「ParityQCアーキテクチャ」を実装します。これにより、金融ポートフォリオの最適化や、製造業における生産計画立案など、大規模な組み合わせ最適化問題に対応可能な、実用的な量子アニーリングマシンの実現を目指します。
量子アニーリングでは、計算を行う最小単位である量子ビットの数や、量子ビット間の結合数が増えるほど、より規模の大きな組み合わせ最適化問題を解くことができます。NECの超電導パラメトロン素子と、ParityQCアーキテクチャを組み合わせることで、理論的には全ての量子ビットが結合された「全結合」状態を維持したまま量子ビットの集積度を高めることができ、量子アニーリングマシンの演算性能向上が期待できます。今回の協業では、量子アニーリングマシンのプロトタイプを用いて、この理論を両社で実証していきます。
これまでParityQCアーキテクチャを量子アニーリングマシンに実装した例はなく、今回の協業が世界で初めての試みとなります(注4)。
NECは、国立研究開発法人新エネルギー・産業技術総合開発機構(以下NEDO)の委託事業として、超電導パラメトロン素子を用いた量子アニーリングマシンの開発に取り組んでおり、2023年までに実用的な量子アニーリングマシンを実現することを目指して、全結合状態の量子ビットの集積度向上を進めています。NECは、PQC社との協業の成果をNEDO委託事業に活用することで、量子コンピュータの開発をさらに加速していきます。
本リリースの詳細は下記をご参照ください。
https://jpn.nec.com/press/202102/20210210_01.html
概要：日本電気株式会社（NEC)
詳細は www.nec.co.jp をご覧ください。
Copyright 2021 JCN Newswire. All rights reserved. www.jcnnewswire.com
