米国Tenstorrentが日本の半導体設計者を育成――NEDO「最先端デジタルSoC設計人材育成」上級コース、第5期を12月から募集
Dream News 2026年11月06日 13:00:00
**RISC-V CPU・AIアクセラレータ・チップレットの実開発に参加。東京で約3か月の事前研修、米国で最長18か月のOJTを実施。11月11日、東京大学で中野守氏が講演**
【これまでの発表と今回の発表の関係】
RISC-V協会は、2026年10月8日に128人による半導体回路設計、10月29日に生成AIを活用した独自RISC-V CPU開発、11月6日にTenstorrentのCPU IP、さらに異なるメーカーのチップレットを組み合わせるOpen Chiplet Atlas(R)を紹介してきました。
今回の発表では、これらの先端半導体技術を実際の製品開発に結びつける**人材育成**に焦点を当てます。NEDOのプログラムを通じ、日本の技術者が米国Tenstorrentで実践的な開発経験を積み、半導体開発を主導するアーキテクトを目指します。
【プレスリリース】
2026年11月6日
一般社団法人RISC-V協会
## 【米国Tenstorrentで先端半導体の実開発を経験――第5期募集を12月に開始】
一般社団法人RISC-V協会は、2026年11月11日（水）、東京大学本郷キャンパスで開催する「RISC-V Day Tokyo 2026 Autumn」において、Tenstorrent USA Inc.のRegional Manager of APJ、中野守氏による「設計人材育成プログラム上級コース」の技術講演を実施します。
本講演では、国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の委託事業として実施されている「最先端デジタルSoC設計人材育成プログラム（ADIP）」の上級コースを紹介します。
ADIPは、技術研究組合最先端半導体技術センター（LSTC）とTenstorrent USA Inc.が連携して実施する、日本の半導体設計人材を育成するためのプログラムです。
上級コースでは、東京で約3か月間の事前トレーニングを行った後、米国カリフォルニア州サンタクララまたはテキサス州オースティンのTenstorrent開発拠点で、実際の半導体製品開発に参加します。
研修の対象となるのは、シングルナノメートル世代を視野に入れたRISC-V CPU、AIアクセラレータ、チップレットなどの先端半導体設計技術です。
受講者は、Tenstorrentの開発チームに参加し、製品仕様の策定、システムアーキテクチャの設計、回路設計、検証、評価、プロジェクト運営などを実務を通じて学びます。
単にEDAツールの操作方法を習得するのではなく、先端半導体の開発プロジェクトを主導できるエンジニア、アーキテクトを育成することが目的です。
**第5期の募集は2026年12月1日から開始される予定で、募集期間は2027年1月29日まで、定員は各期30名です。**
今回の講演では、上級コースの目的、研修内容、米国でのOJT、応募資格、選考方法、第5期の募集日程について紹介します。
## 【前回までのプレスリリースと今回の発表の関係】
一般社団法人RISC-V協会は、11月11日のイベントに向けて、半導体設計技術の可能性を段階的に紹介してきました。
2026年10月8日には、最大128名がそれぞれ異なるトランジスタ回路を設計し、1枚の半導体チップに集積して実際に製造する取り組みを発表しました。
半導体を使うだけでなく、自分の回路を設計し、実際のシリコンにすることを目指すものです。
10月29日には、生成AI、RISC-V、オープンソースEDAを活用して、自分のCPUを設計する取り組みを発表しました。
RTLによる論理設計から、FPGAでの動作検証、Linux起動、ASIC実装まで、個人や少人数の開発者によるCPU開発の可能性を紹介しました。
さらに、Tenstorrentによる高性能RISC-V CPU「Ascalon」、リアルタイムCPU「Rondel」「Dirk」などのCPU IP、および異なるメーカーのチップレットを組み合わせる「Open Chiplet Atlas(R)」についても紹介しています。
これらの技術によって、半導体設計の選択肢は広がりつつあります。
しかし、実際に先端半導体を製品として開発するためには、CPUやアクセラレータの設計技術だけでなく、製品仕様の策定、システムアーキテクチャの構築、設計・検証工程の管理、ソフトウェアとの統合など、多様な技術を理解する人材が必要です。
今回の発表は、こうした技術を実際の製品開発につなげるための「人材育成」に焦点を当てます。
**トランジスタを設計する。CPUを設計する。チップレットを組み合わせる。そして、それらの開発を主導できる人材を育てる。**
RISC-V協会は、一連の講演を通じて、半導体設計技術のオープン化と、それを担う人材の育成という両面から、日本の半導体開発の可能性を紹介します。
## 【NEDO「最先端デジタルSoC設計人材育成プログラム（ADIP）」とは】
ADIP（Advanced SoC Design Talent Incubation Program）は、NEDOの「ポスト5G情報通信システム基盤強化研究開発事業／人材育成」の一環として実施される半導体設計人材育成プログラムです。
LSTCとTenstorrent USA Inc.が連携し、日本の半導体産業に必要な設計技術者およびシステムアーキテクトの育成を進めています。
SoC（System-on-a-Chip）は、CPU、アクセラレータ、メモリ制御、入出力など、システムを構成する複数の機能を一つの半導体チップに集積したものです。
AI、自動車、ロボティクス、データセンターなどの分野では、高性能かつ低消費電力のSoCを設計する能力が重要になっています。
ADIPは、こうしたSoCの設計に必要な技術を基礎から実践まで学べるよう、初級・中級・上級の3段階で構成されています。
### 初級コース――EDAツールと半導体設計の基礎
世界の先端半導体開発で利用されるEDA（Electronic Design Automation）ツールの使用方法を学びます。
論理設計、物理設計、検証、タイミング解析など、半導体設計の各工程で必要となるツールの使い方を習得します。
### 中級コース――設計資産を活用した実践的なSoC設計
実際のSoC設計資産や設計環境を活用し、より実践的な半導体設計技術を習得します。
個別のEDAツール操作から一歩進み、設計フロー全体の理解を深めます。
### 上級コース――米国での長期OJTによるアーキテクト育成
Tenstorrentの開発チームに参加し、先端半導体製品の設計・開発を実務を通じて経験します。
目標とするのは、個々の設計工程を担当する技術者だけでなく、製品全体を理解し、開発プロジェクトを牽引できるアーキテクトです。
ADIPでは、受講者の経験や目標に応じてコースを選択することができ、段階的に技術を習得することも可能です。
## 【上級コースが育成するのは、開発プロジェクトを牽引するアーキテクト】
上級コースが目指す人材像は、先端半導体の開発プロジェクトを牽引できるアーキテクトです。
ADIP公式募集要項では、主に次の能力を備えた人材の育成を目標としています。
**第一に、半導体製品が利用される用途や市場を理解する能力です。**
CPUやAIアクセラレータの性能だけでなく、それらを搭載する製品が何を実現しようとしているのかを理解し、必要な半導体仕様を判断します。
**第二に、製品仕様を実現するための内部アーキテクチャを設計する能力です。**
性能、消費電力、面積、開発期間などの制約を考慮しながら、CPU、アクセラレータ、メモリ、インターコネクト、入出力などの構成を検討します。
**第三に、開発仕様と開発チームの能力の差を理解し、必要な施策を実行する能力です。**
開発に必要な技術や人員を把握し、設計・検証・評価の工程を計画するとともに、チーム内外の関係者と連携してプロジェクトを進めます。
TenstorrentのOJTでは、仕様定義、開発項目の決定、エンジニアチームの編成、プロジェクト全体の取りまとめなども学びます。
また、EDAベンダーを含む外部関係者との調整、技術文書の作成、英語によるコミュニケーション、国際的な開発チームでの仕事の進め方も重要な研修内容です。
ADIPでは、コース修了後、日本の半導体産業で長期にわたって活躍する意欲のある人材を募集しています。
## 【RISC-V CPUとAIアクセラレータ、2つのOJTコースを用意】
上級コースでは、RISC-VコースとAIアクセラレータコースの2つが開講されます。
### RISC-Vコース
RISC-V CPUの開発フローを通じて、プロセッサの設計・検証・評価に関する技術を学びます。
RISC-Vは、オープンな命令セットアーキテクチャを採用するCPU技術です。
用途に応じたプロセッサの設計やカスタマイズが可能であり、AI、自動車、産業機器、データセンターなど幅広い分野での活用が進められています。
Tenstorrentは、高性能RISC-V CPU IP「Ascalon」などを開発しています。
受講者は、実際のCPU開発チームに参加し、プロセッサの設計フローを通じて、ハードウェア設計、検証、評価などの工程を経験します。
また、開発チームでの技術的な議論、仕様の調整、設計文書の作成など、実際の製品開発に必要な能力を身につけることを目指します。
### AIアクセラレータコース
AIハードウェアの開発フローを通じて、AIアクセラレータの設計・検証・評価に関する技術を学びます。
AI向け半導体では、高い演算性能だけでなく、メモリ帯域、データ移動、消費電力、ソフトウェアとの連携などが重要です。
Tenstorrentは、AIアクセラレータ向けのTensix IPや、AIモデル最適化ツールForgeなどを開発しています。
受講者は、AIアクセラレータの開発チームで実務経験を積み、AI向け半導体の設計・開発技術を習得します。
### チップレット実装技術
上級コースでは、RISC-V CPUやAIアクセラレータに加え、チップレットの実装技術についても学ぶことができます。
チップレットは、CPU、AIアクセラレータ、入出力回路などを個別の半導体ダイとして製造し、一つのパッケージ内で接続する技術です。
先端半導体では、異なる製造プロセスで作られたダイを組み合わせることで、性能、コスト、設計資産の再利用などを最適化する開発方式が注目されています。
Tenstorrentは、異なるメーカーのチップレットの相互運用性を目指す「Open Chiplet Atlas(R)」にも取り組んでいます。
このように、上級コースは個々のCPUやAIアクセラレータの設計だけでなく、半導体システム全体を理解する能力の育成にもつながります。
## 【東京で約3か月の事前トレーニング】
上級コースは、日本国内での事前トレーニングと、主に米国で実施するメインプログラムで構成されます。
国内の事前トレーニングは、原則としてTenstorrentの東京オフィスで実施されます。
受講者は、技術的な課題に取り組みながら、米国でのOJTに必要となる知識や能力を身につけます。
事前トレーニングでは、性質の異なる2種類の課題に取り組み、技術的なスキルだけでなく、Tenstorrentの開発手法、使用するツール、コミュニケーション、仕事の進め方などを学びます。
遠方に居住する受講者は、オンライン形式で参加することも可能です。ただし、月1～2回程度は対面での受講が必要です。
また、選考結果によっては事前トレーニングを省略できる場合があります。
事前トレーニングを受講する場合、その期間中の評価によって、米国でのメインプログラムへの参加可否が判断されます。
## 【米国サンタクララ・オースティンで実際の半導体開発に参加】
メインプログラムは、米国カリフォルニア州サンタクララまたはテキサス州オースティンのTenstorrent開発拠点で実施されます。
受講者は、現地のエンジニアやシニアテクニカルリードとともに、実際の半導体製品開発に参加します。
OJTでは、設計、検証、評価など複数の工程について課題が設定され、実際の開発業務に即した形で経験を積みます。
最初の12か月間では、2～3の設計工程を経験することが想定されています。
また、技術的な課題だけでなく、開発チーム内でのコミュニケーション、専門的な技術文書の作成、国際的なプロジェクト運営なども学びます。
メインプログラムの期間は、12か月、18か月、24か月から選択できます。
ただし、米国での滞在期間にはJ-1ビザによる制約があります。
社会人の場合、米国滞在は最長18か月、学生の場合は原則1年間とされています。
24か月間の研修を選択する場合、米国滞在期間を超える部分については、日本に帰国した後、米国のエンジニアからリモートで指導を受けるなどして研修を継続します。
Tenstorrentの開発チームでは、約2年間で設計サイクルを完結することから、ADIPでは最長24か月のOJTが推奨されています。
これにより、受講者は一部の設計工程だけでなく、より長い製品開発サイクルを経験することを目指します。
## 【第5期募集――2026年12月1日から受付開始予定】
ADIP上級コースの第5期募集は、2026年12月1日から開始される予定です。
公式募集要項に掲載されている日程は次のとおりです。
**募集期間**
2026年12月1日～2027年1月29日
**選考期間**
2027年2月1日～2月26日
**定員**
各期30名
**国内事前トレーニング**
2027年4月1日～6月25日
**米国OJT開始予定**
2027年7月1日
**研修拠点**
国内：Tenstorrent日本オフィス（東京都内）
米国：Tenstorrent米国オフィス（サンタクララ／オースティン）
**メインプログラムの期間**
最短12か月、最長24か月
なお、これらの日程は変更される可能性があります。
募集は年3回実施する計画とされていますが、第5期以降の具体的な日程についてはADIP運営事務局への確認が必要です。
## 【応募資格――技術能力、英語力、米国OJT参加条件】
上級コースは、日本の企業、研究機関、大学などで半導体設計に取り組む技術者や研究者、学生などを対象としています。
ADIP公式募集要項では、受講に必要な条件として、次の事項が定められています。
### 国籍・所属に関する条件
日本国籍を有すること。
さらに、日本国内に居住していること、または日本国外に居住していても日本企業に所属していることが必要です。
日本国外に居住し、日本企業に所属している場合は、ユーザ登録前に事務局への相談が必要です。
これらの条件は、日本の外国為替及び外国貿易法、米国の輸出管理規制などを遵守するために設けられています。
### 必須の技術・能力要件
- J-1ビザを取得可能であること
- 電子工学、情報工学、または関連分野について学部卒業程度の知識を有すること
- Linuxなどのオペレーティングシステムに関する基礎知識を有すること
- C、C++、Pythonなどのプログラミング言語のうち、少なくとも一つに精通していること
- ビジネスレベルの英語コミュニケーション能力を有すること
### 望ましい経験・能力
- ASIC設計、FPGA、AIアクセラレータなどの関連分野での実務経験
- SystemVerilogなどのハードウェア記述言語による設計経験
- 大規模チップ開発プロジェクトにおけるリーダー経験
- EDAツールの使用経験
- 技術内容を分かりやすく説明する能力
- プレゼンテーション能力
これらの要件からも、上級コースが単なる初心者向け講習ではなく、実際の先端半導体開発に参加するためのプログラムであることが分かります。
## 【応募方法――ADIP登録からTenstorrentによる技術面接まで】
応募は、ADIPのユーザ登録と受講申込、Tenstorrentへの応募、面接という段階で進められます。
**Step 0：受講要件の確認**
ADIP共通の受講条件と、上級コース固有の条件を確認します。
**Step 1：ADIPユーザ登録**
ADIP公式サイトからユーザ登録を行います。
登録申請後、原則5営業日を目途に審査結果がメールで通知されます。
登録には、所属組織から個人に付与されたメールアドレスが必要です。一般向けのフリーメールアドレスや、複数人で共有するメールアドレスは使用できません。
**Step 2：ADIPマイページから受講申込**
RISC-VコースまたはAIアクセラレータコースを選択します。
勤務先または在籍校の了承を確認するため、受講申込事前チェックリストを提出する必要があります。
**Step 3：Tenstorrentの採用ページから応募**
ADIP運営事務局から案内されたTenstorrentの採用ページで、英文履歴書（CV）などを提出します。
募集期間内に、この段階までの手続きを完了する必要があります。
**Step 4：Tenstorrentによる面接**
一次面接では、適性や英語によるコミュニケーション能力などを確認します。
二次面接では、希望するOJTコースに関連する技術能力を確認します。
選考後、Tenstorrentから合否結果と事前トレーニングに関する案内が通知されます。
## 【費用負担――企業派遣者と学生では条件が異なる】
ADIP上級コースでは、研修そのものに関する費用と、渡航・滞在・給与などの費用を区別しています。
### 企業から参加する場合
企業派遣の場合、Tenstorrentとの出向契約が前提となります。
国内事前トレーニングの受講料、およびOJTにおける講師費用やEDAツール費用は、受講者側の負担なしとされています。
一方、米国OJT期間中の給与、渡航費、家賃・住居補助、交通費補助、J-1ビザ取得費用、指定保険費用などは、原則として所属企業が負担します。
国内事前トレーニングに伴う交通費なども、所属企業の負担となります。
### 学生が参加する場合
学生の場合、所属大学の承認が必要です。
公式募集要項では、学生の渡航費、住居費、通勤費用について、一定の限度額の範囲内で本プログラムが負担するとされています。
費用負担の条件は企業派遣者と異なるため、応募前に詳細を確認する必要があります。
### その他の参加者
企業派遣者・学生以外の応募者については、ADIP運営事務局への個別相談が案内されています。
## 【なぜ日本に先端SoCアーキテクトの育成が必要なのか】
AI、自動車、ロボティクス、産業機器、データセンターなどの分野では、用途に最適化された半導体の重要性が高まっています。
こうした半導体の開発には、回路設計、プロセッサアーキテクチャ、AIアクセラレータ、メモリシステム、ソフトウェアなど、多様な技術を統合する能力が必要です。
日本には、半導体製造、材料、製造装置、電子機器などの分野で技術基盤があります。
一方、ADIPの公式説明では、複雑なデジタルSoCを設計できるエンジニアやアーキテクトの不足が、日本の半導体産業における課題として挙げられています。
先端半導体の開発では、個別の設計技術を持つだけでは十分ではありません。
CPUやアクセラレータの構成、性能、消費電力、面積、製造プロセス、ソフトウェアとの関係を理解し、製品全体の仕様を決定できる人材が必要です。
また、開発チームを組織し、複数の専門分野を横断して設計・検証・評価を進める能力も求められます。
ADIP上級コースは、こうした能力を実際の半導体開発現場で習得することを目指しています。
海外の先端半導体企業に日本の技術者を派遣し、実際の製品開発を経験させることによって、帰国後に国内の半導体開発プロジェクトを主導できる人材を育成する取り組みです。
## 【LSTCとTenstorrentの連携による人材育成】
LSTC（Leading-edge Semiconductor Technology Center）は、日本の産業界、研究機関、大学などが連携して、先端半導体技術の研究開発と人材育成に取り組む技術研究組合です。
ADIPは、LSTCとTenstorrentがNEDOの委託事業として進める人材育成プログラムです。
初級コースではEDAツールの使用技術を、中級コースでは実際の設計資産を活用したSoC設計技術を、上級コースでは米国Tenstorrentでの実践的な製品開発を学びます。
これらを組み合わせることで、半導体設計の基礎から、先端製品開発を主導する能力までを体系的に育成することを目指しています。
Tenstorrentは、AIコンピューティング製品、RISC-V CPU IP、AIアクセラレータIP、ソフトウェア開発ツールなどを手がける半導体企業です。
同社は、実際の製品開発で培った設計・検証・システム統合の技術を活用し、日本の半導体設計人材の育成に取り組んでいます。
## 【中野守氏について】
中野守氏は、Tenstorrent USA Inc.のRegional Manager of APJとして、アジア太平洋・日本地域における事業に携わっています。
同氏は、AIおよび高性能計算分野で豊富な経験を持ち、RISC-V CPU IP、AIアクセラレータIP、AI製品に加え、先端AIチップ開発を支援する政府研究開発プロジェクトや、次世代半導体技術者を育成するOJTプログラムにも関わっています。
これまでに、Graphcore Japan KKのPresident、HPEのEnterprise Server DivisionにおけるOEM Business Director、Cray Inc.のJapan Country ManagerおよびVice Presidentなどを歴任しました。
Cray Inc.には2005年1月から2019年12月まで在籍しました。
また、Digital Equipment Corporationでは技術サポートおよびマーケティングの管理職を務め、キャリアの初期には三菱重工業横浜研究所に勤務しました。
高性能計算、サーバー、AI、半導体など、幅広い分野にわたる経験を有しています。
## 【11月11日、東京大学で第5期募集と上級コースの概要を解説】
RISC-V Day Tokyo 2026 Autumnでは、中野守氏がNEDO「最先端デジタルSoC設計人材育成プログラム」の上級コースについて説明します。
講演では、米国Tenstorrentでの実践的なOJT、RISC-V CPU・AIアクセラレータ開発、求められる技術能力、アーキテクト育成の目的、そして2026年12月から予定される第5期募集について紹介します。
半導体設計技術者、研究者、大学関係者に加え、社員を先端半導体開発の現場に派遣し、将来の製品開発を担う人材として育成したい企業にとっても、プログラムの内容を知る機会となります。
## 【Tenstorrent技術講演】
**講演日時**
2026年11月11日（水）16:55～17:15
**講演タイトル**
設計人材育成プログラム上級コース
Training Program for Advanced Digital SoC Design Professionals - Advanced-Level Course
**講演者**
中野 守 氏
Regional Manager of APJ
Tenstorrent USA Inc.
**主な講演内容**
- NEDO「最先端デジタルSoC設計人材育成プログラム（ADIP）」の概要
- 初級・中級・上級の人材育成体系
- Tenstorrentによる上級コースの特徴
- RISC-V CPU、AIアクセラレータ、チップレット開発に関するOJT
- 東京での事前研修と米国での長期研修
- 第5期募集と応募条件
- 日本の先端半導体アーキテクト育成の展望
## 【開催概要】
名称：RISC-V Day Tokyo 2026 Autumn
開催日：2026年11月11日（水）
会場：東京大学 本郷キャンパス 伊藤国際学術研究センター
主催：一般社団法人RISC-V協会
## 【参加申込】
Peatix：
https://peatix.com/event/5190001
公式プログラム：
https://riscv.or.jp/risc-v-day-tokyo-2026-autumn/
## 【ADIP公式情報】
最先端デジタルSoC設計人材育成プログラム（ADIP）
https://adip.jp/
ADIP上級コース・募集要項
https://adip.jp/architect/
TenstorrentによるADIP紹介
https://tenstorrent.com/en/adip
ADIPプログラム概要
https://adip.jp/about-us/
ADIPに関する問い合わせ：
ADIP-QA@tenstorrent.com
## 【関連する過去のプレスリリース】
**2026年10月8日 9:00発表**
「最大128人で1枚の半導体をつくる――東京大学で実チップ設計・製造に挑戦、約70名を追加募集 Windows PC持参で参加可能。文学者、歴史専攻、美大生、サラリーマンでも。」
https://www.dreamnews.jp/press/0000364599
**2026年10月29日 17:30発表**
「今度は『自分のCPU』を設計する――AIでRISC-V CPUを開発、Linux起動から実シリコン実装へ。11月11日、東京大学で論理設計・検証講座を開催」
https://www.dreamnews.jp/press/0000366941
## 【主催団体】
一般社団法人RISC-V協会
代表者：河崎俊平
公式サイト：
https://riscv.or.jp/
【画像 https://www.dreamnews.jp/press/367617/images/bodyimage1】
配信元企業：一般社団法人 RISC-V協会
プレスリリース詳細へ
ドリームニューストップへ
情報提供元： Dream News