2026年10月29日
一般社団法人RISC-V協会
今度は「自分のCPU」を設計する――AIで64ビットRISC-V CPUを開発、Linux起動とオープンソースEDAによる実シリコンへの挑戦。11月11日、東京大学で論理設計・検証講座を開催
半導体回路設計・試作講座130席は満席。今回はRISC-V CPUの論理設計・検証を学ぶ別コースの参加者を募集。定員70名、残り43席（10月29日14:51現在）。
【発表経緯】
一般社団法人RISC-V協会は、2026年11月11日（水）に東京大学本郷キャンパスで開催する「RISC-V Day Tokyo 2026 Autumn」において、RISC-V論理設計・検証基礎コースを実施します。
本イベントについては、2026年10月8日、最大128名がそれぞれ異なるトランジスタ回路を設計し、1枚の半導体チップに集積する「半導体回路設計・試作基礎コース」の参加枠拡大を発表しました。
前回発表した講座は、その後、募集枠130席が満席となりました。
今回発表するのは、同じイベントで開催する、もう一つの半導体設計教育プログラムです。
前回が「トランジスタを設計し、実際のシリコンにする」取り組みであったのに対し、今回は「CPUの論理回路を設計し、検証し、動作させる」技術に焦点を当てます。
RISC-Vは、オープンな命令セットアーキテクチャ（ISA）です。これを利用すれば、企業や大学だけでなく、個人の開発者も独自のCPUを設計することができます。
今回の講座と関連技術講演では、RTLによる論理設計から、論理検証、論理合成、FPGA実装、Linux起動、さらにASIC物理設計まで、RISC-V CPU開発の実践例を紹介します。
【自分のCPUをつくる時代】
従来、CPUの設計には専門的な知識と高価な開発環境が必要でした。
しかし現在では、RISC-V、オープンソースEDA、FPGA、そして生成AIを活用することで、個人や少人数のチームでもCPUの開発に取り組める環境が整いつつあります。
CPUを設計するとは、既存のCPUを使ってプログラムを書くことではありません。
命令を読み込み、解釈し、演算し、メモリにアクセスする回路そのものを設計することです。
ソフトウェアを「書く側」から、ソフトウェアを実行するCPUを「つくる側」へ。
今回の講座は、その第一歩となる論理設計と検証の基礎を扱います。
【RISC-V論理設計・検証基礎コース】
本コースでは、RISC-V CPUを題材に、デジタル回路設計の基本的な考え方と開発手法を学びます。
主な学習テーマは次のとおりです。
1. RTLによる論理設計
Verilogなどのハードウェア記述言語を用いて、デジタル回路の動作を記述する考え方を学びます。
2. 論理検証
設計した回路が仕様どおりに動作するかを確認するためのシミュレーションやテストの考え方を扱います。
3. 論理合成
RTL記述を実際のゲート回路へ変換する論理合成の仕組みと設計フローを紹介します。
本コースは、CPUの内部構造を理解したいソフトウェア技術者、FPGA開発者、学生、半導体設計を学びたい方を対象としています。
【技術講演1】自作RISC-V CPUをオープンソースEDAで実シリコンへ
講演者：黒川能毅氏
11月11日 12:10～
独自開発のRISC-V CPUを題材として、オープンソースEDA「LibreLane」によるASIC設計・検証を紹介します。
主な内容：
・78工程のオープンソース半導体設計フロー
・RISC-V CPU、SRAM、インバータの階層設計
・スキャンチェーンを用いたテスト容易化設計
・ATPGによる97%の故障検出率
・静的タイミング解析と物理設計
オープンソースの設計ツールを用いて、CPUをRTLから実際の半導体製造に必要な設計データへと変換する過程を紹介します。
講演詳細：
https://riscv.or.jp/swc1/
【技術講演2】生成AIで64ビットRISC-V CPUを開発、Linuxを起動
講演者：圓山宗智氏
生成AIを開発支援に利用して設計した64ビットRISC-V CPU「mmRISC-2」の開発事例を紹介します。
生成AIを活用したRTL設計、検証、デバッグ、FPGA実装、Linux起動までの開発過程を取り上げます。
生成AIによって、CPU開発の方法や必要な開発期間はどのように変わるのか。
実際のCPU開発事例を通して、その可能性と課題を紹介します。
【1枚のシリコンに、RISC-V CPUと128人の回路を集積する】
掲載写真は、オープンソースEDAを用いて設計したRISC-V CPUを含む半導体チップのレイアウト図です。
注目していただきたいのは、チップ左側に確保した回路実装用の領域です。
ここは、11月11日に開催する「半導体回路設計・試作基礎コース」の参加者が、それぞれ設計するトランジスタ回路を配置するための場所です。
最大128名が異なる設計条件で作成したCMOS回路を、RISC-V CPUなどのデジタル回路とともに1枚の半導体チップに集積し、GF180MCUプロセスによる実シリコン製造を目指しています。
CPUを設計する人と、トランジスタを設計する人。
その成果を、1枚のシリコンに載せる。
これが今回のRISC-V Day Tokyo 2026 Autumnで進めている共同設計の取り組みです。
写真説明：RISC-V CPUを含むチップの物理レイアウト。左側は回路設計チュートリアル参加者のために確保した実装予定領域。画像は設計段階のレイアウトであり、製造済みチップの写真ではありません。
【登壇者紹介】
黒川 能毅（くろかわ・よしき）氏
一般社団法人組込みシステム技術協会（JASA）技術本部ハードウェア委員会 RISC-V WG所属。
業務で培ったVerilogによる論理設計の経験を生かし、個人で独自RISC-V CPU「SWC1」を開発。2026年3月にはTiny Tapeoutを利用してIHP 130nmプロセスでテープアウトした。FPGA上でμT-KernelやlwIPを動作させる検証にも取り組む。今回の講演では、LibreLaneによるASIC実装、DFT、ATPGなど、オープンソースEDAを用いたCPU開発の実例を紹介する。
圓山 宗智（まるやま・むねとも）氏
1986年に日立製作所に入社し、SHマイコンの開発に従事。その後、ルネサステクノロジなどで画像処理SoCやマイコンの開発を統括。CPU、FPGA、半導体設計に関する技術記事約100本、多数の書籍を執筆している。
個人でオープンソースRISC-V CPU「mmRISC」シリーズを開発。最新の「mmRISC-2」では、Claude Codeを活用した64ビットCPUの設計と、FPGA上でのLinux起動を実現した。今回の講演では、生成AIを利用したCPU開発からGF180MCUプロセスによるASIC実装への取り組みを紹介する。
【二つの講座で半導体設計を学ぶ】
半導体回路設計・試作基礎コース（満席）
トランジスタ回路の設計、SPICEシミュレーション、レイアウト、DRC、LVSを体験し、GF180MCUプロセスによる実シリコン製造を目指します。
RISC-V論理設計・検証基礎コース（参加者募集中）
RISC-V CPUを題材に、RTL設計、論理検証、論理合成など、デジタル回路開発の基本技術を学びます。
アナログ・トランジスタレベルの設計と、デジタル・CPUレベルの設計。
両方の技術が組み合わさることで、実際の半導体チップが成立します。
【開催概要】
名称：RISC-V Day Tokyo 2026 Autumn
開催日：2026年11月11日（水）
会場：東京大学 本郷キャンパス
主催：一般社団法人RISC-V協会
募集講座：RISC-V論理設計・検証基礎コース
定員：70名
申込状況：27名登録、残り43席（2026年10月29日14:51現在）
参加費：1,500円（税込・昼食付き）
※半導体回路設計・試作基礎コースとは別のチケットが必要です。
【参加申込】
Peatix：
https://peatix.com/event/5190001
公式プログラム：
https://riscv.or.jp/risc-v-day-tokyo-2026-autumn/
【午後は最先端のAI半導体と実物展示】
午後は、Tenstorrent、産業技術総合研究所（AIST）、DTSインサイトなどによる講演を予定しています。
また、Googleから寄贈されたGoogle TPU v3の実機をはじめ、Chip Museum所蔵の歴史的コンピュータなどを展示します。
午前は自分で半導体を設計する技術を学び、午後は実際の最先端AI半導体とコンピュータ技術に触れる。
RISC-V Day Tokyo 2026 Autumnは、半導体を「使う」だけでなく、「設計する」「検証する」「つくる」ための技術交流の場です。
【主催団体】
一般社団法人RISC-V協会
代表者：河崎俊平
公式サイト：https://riscv.or.jp/
【画像 https://www.dreamnews.jp/press/366941/images/bodyimage1】
【画像 https://www.dreamnews.jp/press/366941/images/bodyimage2】
【画像 https://www.dreamnews.jp/press/366941/images/bodyimage3】
配信元企業：一般社団法人 RISC-V協会
プレスリリース詳細へ
ドリームニューストップへ
