東芝：世界初、64層積層プロセスを用いた3次元フラッシュメモリ「BiCS FLASHTM」のサンプル出荷について

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- 東芝は、3次元フラッシュメモリ「BiCS
FLASH^TM」^注1の64層積層プロセスを開発し、本日から世界で初めて^注2サンプル出荷を順次開始します。本製品は、256ギガビット（32ギガバイト）の3ビット／セル（TLC）で、2017年前半の量産開始を予定しており、データセンター向けエンタープライズSSDやPC向けSSD、スマートフォン、タブレット、メモリカードなどを中心に市場のニーズに合わせて展開していきます。今後、64層積層プロセスを用いた512ギガビット（64ギガバイト）のBiCS
FLASH^TMの製品化も計画しています。

本製品は、回路技術やプロセスを最適化することでチップサイズを小型化し、48層積層プロセスを用いたBiCS FLASH^TMと比べて単位面積あたりのメモリ容量を約1.4倍に大容量化しました。また、チップサイズの小型化により１枚のシリコンウェハーから生産されるメモリ容量を増やし、ビットあたりのコスト削減を実現しています。

当社は、2007年に3次元積層構造を用いたフラッシュメモリを世界で初めて公表^注3しており、今後も継続して求められるメモリの大容量化、小型化など多様な市場のニーズに応えるためフラッシュメモリの3次元積層構造化を進めていきます。

なお、本製品は、2016年7月に竣工した当社四日市工場の新・第2製造棟で製造する予定です。

注1
従来のシリコン平面上にフラッシュメモリ素子を並べたNAND構造ではなく、シリコン平面から垂直方向にフラッシュメモリ素子を積み上げ、素子密度を大幅に向上した構造。
注2
2016年7月27日時点当社調べ。
注3 2007年6月12日当社発表資料。
＊ BiCS FLASH^TMは、株式会社東芝の商標です。

Contacts

本資料に関するお問い合わせ先：
株式会社東芝 ストレージ＆デバイスソリューション社 企画部 広報・ＩＲ担当
田中 耕一／山路
航太
Tel:[phone]
E-mail: [e-mail]