アルファウェーブ・セミ、HBM3とUCIe IPの3nmテープアウトに成功し、生成AIとデータセンター・ワークロード向けのチップレットベースのカスタムシリコンをリード
3nmチップレット搭載プラットフォームに関する幅広いIPポートフォリオにより、コンピューティング、メモリ、ネットワーキング・インフラストラクチャにおいて、AIが生成する膨大なデータの移動を加速
英ロンドン、加トロント--(BUSINESS WIRE)--（ビジネスワイヤ） --世界の技術インフラ向け高速コネクティビティのグローバルリーダーであるアルファウェーブ・セミ（LSE: AWE）は、TSMCの最先端3nmプロセスで、High Bandwidth Memory 3 (HBM3) PHYおよびUniversal Chiplet Interconnect Express™（UCIe™）PHY IPの2つのテープアウトに成功し、ハイパースケーラおよびデータインフラ顧客向けにカスタマイズされた新世代のチップレット対応シリコン・プラットフォームへの道を開いたことを発表しました。注目すべきは、アルファウェーブ・セミが、1レーンあたり24Gbpsの高速ダイ間データレートをサポートするUCIe PHY IPを発表した最初の企業であり、チップのビーチフロント1mmの狭いスペースで毎秒7.9テラビットという驚異的な帯域幅を実現していることです。
TSMCの3nmプロセス技術は、AIによって生成されるデータの急激な急増を効果的に処理できる高度なチップを作成するために不可欠であり、より多くのコンピューティング、メモリ帯域幅、I/O速度、エネルギー効率が要求されます。アルファウェーブ・セミの3nmチップレット搭載カスタムシリコン・プラットフォームは、柔軟でカスタマイズ可能なコネクティビティIPを基に構築されています。顧客は、アルファウェーブ・セミのアプリケーションに最適化されたIPサブシステムとTSMC 3DFabric™エコシステムでの経験を生かし、CXL™、UCIe™、HBMx、イーサネットなどの高度なインターフェースをカスタムチップやチップレットに統合できます。
HBM3：増大する帯域幅ニーズに対応
AIやハイパフォーマンス・コンピューティング（HPC）システムでは、1Wあたりのメモリ帯域幅が重要な性能指標となりますが、HBMは最高の帯域幅、最適な面積占有率、優れた電力効率を提供する最良の選択肢として浮上しています。
アルファウェーブ・セミのHBM3 PHY IPは、最大8.6Gbps、16チャネル、超低消費電力で動作する最先端の高性能メモリ・インターフェースをターゲットとしています。顧客は、HBM PHYを多用途のJEDEC準拠の高度に構成可能なHBMコントローラと統合したアルファウェーブ・セミの完全なHBMサブシステム・ソリューションを導入しています。このHBMコントローラは、アプリケーション固有のAIおよびハイパフォーマンス・コンピューティングのワークロードの効率を最大化するようにきめ細かく調整できます。
UCIe：ユニバーサル・チップレット・エコシステムへの進展
チップレットは、柔軟性、拡張性、電力効率、費用対効果の向上など、従来のモノリシック設計に対する数多くの利点があるため、高性能データセンターAI半導体の世界を席巻する態勢を整えています。マルチダイ・パッケージングの進歩を活用することで、システム設計者は、異なるプロセスノードの組み込み済みまたはカスタマイズされたコンピューティング、メモリ、IOチップレットを組み合わせて、完全なSIP（Systems-in-a-Package）を作成でき、SiPが将来のシステム・マザーボードとなる道を開きます。
アルファウェーブ・セミのUCIe PHY IPは、電力効率が非常に高く、低レイテンシーで信頼性の高いインターフェースIPであり、ビットあたりの消費電力を0.3ピコジュール未満に抑えながら、ワイヤあたり24Gbpsの最高速度で同一パッケージ内のチップレットシリコンダイを接続するように設計されています。UCIe PHYは、アルファウェーブ・セミのPCIe、CXL、ストリーミング・コントローラと組み合わせることで、UCIeプロトコル・スタックをフルサポートします。PHYは、信号密度を最大化するTSMCのCoWoS（Chip-on-Wafer-on-Substrate）やInFO（Integrated Fan-Out）などの高度なパッケージングや、よりコスト効率の高いソリューションのための有機基板対応の構成が可能です。
マイクロンのコンピュート製品グループ担当バイスプレジデント兼ゼネラル・マネジャーであるプラビーン・バイディアナサン氏は、次のように述べています。「生成AIは、データセンターにおける性能要件を押し上げており、エネルギー効率を改善しながら非常に高い帯域幅を提供するHBM3のような高度なメモリーソリューションに対する需要を喚起しています。TSMCの最先端3nmプロセスにおけるアルファウェーブ・セミのHBM3ソリューションのテープアウトは、エキサイティングな新たなマイルストーンです。これにより、クラウド・サービス・プロバイダーは、アルファウェーブ・セミのHBM3 IPサブシステムとカスタムシリコン機能を活用し、次世代データセンター・インフラにおけるAIワークロードを加速することができます。」
UCIeコンソーシアムチェアマンのデベンドラ・ダス・シャルマ（Debendra Das Sharma）博士は、次のように述べています。「アルファウェーブ・セミが、3nmプロセスで24Gbps/レーンのUCIe IPをテープアウトしたことに私たちは興奮しています。このマイルストーンは、UCIeが最先端のチップレット接続を通じていかに技術革新を促進できるかを示すものであり、オープンなチップレット・エコシステムの発展をサポートするIPを提供するというアルファウェーブ・セミのコミットメントを私たちは歓迎します。」
「垂直統合型半導体に注力する当社は、ハイパースケーラや データ・インフラストラクチャの顧客に包括的な3nmチップレット接続プラットフォームを提供し、急増する生成AI のようなデータ集約型アプリケーションに対応できるのを楽しみにしています。」と、アルファウェーブ・セミの最高経営責任者（CEO）兼共同創設者であるトニー・ピアリスは述べています。「当社の最新の3nmテープアウトは、アルファウェーブ・セミのコネクティビティにおけるテクノロジー・リーダーシップへの献身と、オープンなチップレット・エコシステムの育成における協力の成果です。」
「当社のI/Oチップレットポートフォリオを実現する重要な要素である、TSMCの3nm技術向けのHBM3 IPと業界初の24GT/秒UCIe IPの同時テープアウトを発表できることを楽しみにしています」と、アルファウェーブ・セミのカスタムシリコンおよびIP担当SVP兼GMのモヒト・グプタは述べています。「当社のハイパースケーラおよびデータセンターインフラストラクチャのトップクラスの顧客は、高性能3nmカスタムSoCとアルファウェーブ・セミのIOコネクティビティ・チップレットを組み合わせて使用できるようになり、AI搭載システムに新たなレベルの柔軟性とスケーラビリティを提供できるようになりました。」
アルファウェーブ・セミについて
アルファウェーブ・セミは、世界のテクノロジー・インフラを支える高速接続のグローバルリーダーです。データの急激な増加に直面し、アルファウェーブ・セミの技術は、より速く、より確実に、より高性能で、より低い消費電力でのデータ転送を可能にするという顧客の重要なニーズに対応しています。同社は垂直統合型の半導体企業であり、IP、カスタムシリコン、コネクティビティ製品は、データセンター、コンピュート、ネットワーキング、AI、5G、自律走行車、ストレージなどの分野で、世界のティアワン顧客によって導入されています。半導体IPのライセンスで実績のある専門技術チームによって2017年に設立された同社のミッションは、デジタル世界の中心にある重要なデータインフラを加速させることです。アルファウェーブ・セミの詳細については、公式ウェブサイト（awavesemi.com）をご覧ください。
アルファウェーブ・セミおよびアルファウェーブ・セミのロゴは、アルファウェーブIPグループ株式公開会社の商標です。無断転載を禁じます。
本記者発表文の公式バージョンはオリジナル言語版です。翻訳言語版は、読者の便宜を図る目的で提供されたものであり、法的効力を持ちません。翻訳言語版を資料としてご利用になる際には、法的効力を有する唯一のバージョンであるオリジナル言語版と照らし合わせて頂くようお願い致します。
Contacts
Media Contacts
Gravitate PR for Alphawave Semi
alphawave@gravitatepr.com
Alphawave Semi
press@awavesemi.com