展示会出展ブースイメージ


EdgeCortix株式会社


「第5回 AI・人工知能 EXPO【春】」

株式会社ＰＡＬＴＥＫ(本社：横浜市港北区、代表取締役社長：高橋 忠仁、証券コード：7587、以下 ＰＡＬＴＥＫ)は、2021年4月7日(水)から4月9日(金)までの3日間、東京ビッグサイト 青海展示棟にて開催される「第5回 AI・人工知能 EXPO【春】」にエッジデバイス用の人工知能推論プロセッサ開発を手掛けるEdgeCortix株式会社(本社：東京都品川区、代表取締役：サキャシンガ・ダスグプタ、読み方：エッジコーテックス、以下 EdgeCortix)と共同出展します。

画像1: https://www.atpress.ne.jp/releases/253532/LL_img_253532_3.png
「第5回 AI・人工知能 EXPO【春】」

画像2: https://www.atpress.ne.jp/releases/253532/LL_img_253532_1.png
展示会出展ブースイメージ

本展示会では、ＰＡＬＴＥＫがアプライド株式会社(本社：福岡県福岡市、代表取締役：岡 義治、証券コード：3020、以下 アプライド)と共同で開発した「CERVO Grasta PALTEK FPGA※1」に、EdgeCortixの推論エンジン(DNA-F200)を搭載したAlveo U50 AI Starter Kitを紹介します。
また、EdgeCortixの最新ハードウェアIPであるDynamic Neural Accelerator(R) DNA-F400とMERA(TM)コンパイラのデモ展示も行います。

展示会では、主催者側、また当社にて個別の感染症対策を講じた上で接客いたします。ご来場いただく企業様におかれましては、ご理解・ご協力のほどよろしくお願いいたします。申し込み方法、また主催者側での感染症対策については以下からご確認いただけます。


■展示会の概要
展示会名 ： 「第5回 AI・人工知能 EXPO【春】」
開催日時 ： 2021年4月7日(水)から4月9日(金) 10:30～18:00
会場 ： 東京ビッグサイト 青海展示棟(東京都江東区青海1丁目2番33号)
ＰＡＬＴＥＫブースは、1-35
主催 ： リード エグジビション ジャパン株式会社
展示会URL： https://www.ai-expo.jp/


■主な展示内容
・Alveo U50 AI Starter Kit
ＰＡＬＴＥＫとアプライドが共同開発した「CERVO Grasta PALTEK FPGA」にEdgeCortixの推論エンジンを搭載した「Alveo U50 AI Starter Kit」は、リアルタイム性を向上させたいお客様が早期にGPU環境から移行できる開発キットとなっています。セキュリティシステムで活用可能な高解像度でのオブジェクト認識(YOLOv3, SSD)や単体のカメラで高解像度での画像の奥行きを知覚する深度推定(Monodepth)など、エッジサーバーで高速に処理可能なソリューションを展示します。

・EdgeCortixの最新ハードウェアIPであるDynamic Neural Accelerator(R)とMERA(TM)コンパイラ
1：Alveo(TM) U50 データセンター アクセラレータ カード※2搭載AI Starter Kit (DNA-F200※3)
2：Alveo(TM) U50 データセンター アクセラレータ カード＋最新IP(DNA-F400)
3：Zynq(R) UltraScale+(TM) MPSoC ZCU104 評価キット+ DNA-F050※4

DNA-F400は、FPGA上のディープニューラルネットワーク(DNN)推論アプリケーション向けのEdgeCortix Dynamic Neural Accelerator F-シリーズ IPファミリーの新製品です。これは、HBMをサポートするザイリンクス社の Alveo(TM) U50 / U50LV適応型アクセラレータカード用に設計されています。DNA-F400およびその前身のDNA-F200は、高性能な畳み込みニューラルネットワーク(CNN)推論用のIPで、超低遅延でエネルギー効率が良く、高スループットなストリーミングデータ用のワークロードに最適です。非常に高速なエッジAIアプリケーション向けに特別に設計しています。

さらに、独自のMERA(TM)コンパイラとともにDNA-F400ビットストリームも提供します。これにより、PyTorchやTensorFlow Liteなどの最も一般的なフレームワークで設計されたディープニューラルネットワークを、FPGAに最小限の労力でデプロイすることができます。MERA(TM)を使用することで、機械学習エンジニアはCPUまたは、GPU向けに設計されたネットワークをINT8ビット量子化することでAlveo(TM) U50 データセンター アクセラレータ カードに実装されたDNA IP上で高速に実行できます。


■専門用語説明
※1 CERVO Grasta PALTEK FPGA
ザイリンクス社のAlveo(TM) U50 データセンター アクセラレータ カードを標準搭載したHPC専用ワークステーションです。金融コンピューティング、機械学習、計算用ストレージ、データ検索/分析などあらゆるワークロードに対応し、最適化されたアクセラレーション機能を提供します。
詳細は、 https://bto.applied.ne.jp/c19-c2207.html をご確認ください。

※2 Alveo(TM) U50 データセンター アクセラレータ カード
ディープニューラルネットワーク推論などの高速処理化に優れた性能を発揮するザイリンクス社のアクセラレータカード。詳細は、 https://japan.xilinx.com/products/boards-and-kits/alveo/u50.html をご確認ください。

※3 DNA-F200
DNA-F200(300MHzで3.7 INT8 TOP/s)は、ザイリンクス社Alveo(TM) U50 データセンター アクセラレータ カード上のディープニューラルネットワーク(DNN)推論アプリケーション向けのEdgeCortix Dynamic Neural Accelerator(R)データフローアーキテクチャベースのIPファミリーの製品です。

※4 DNA-F050
DNA-F050(300MHzで0.6 INT8 TOP/s)は、Xilinx UltraScale+(TM) MPSoC FPGA上のディープニューラルネットワーク(DNN)推論アプリケーション向けのEdgeCortix Dynamic Neural Accelerator(R) データフローアーキテクチャベースのIPファミリーの製品です。
DNA-F200とDNA-F050の詳細は https://www.edgecortix.com/ をご確認ください。

※ザイリンクスの名称および、Alveo、UltraScale+、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
※Dynamic Neural Accelerator および MERA は、EdgeCortix株式会社の登録商標です。


■EdgeCortix株式会社について
EdgeCortix株式会社は、「低遅延、低コスト、エネルギー効率の高いディープニューラルネットワーク推論のために、クラウドレベルのパフォーマンスを組み込みエッジにもたらす」という企業使命を持って2019年に設立しました。ハードウェアとソフトウェアを統合するコデザイン手法によって設計された独自の人工知能プロセッサ技術が強みです。EdgeCortixは、これまでに日本、シンガポール、アメリカの投資家から5億2500万円の資金調達に成功しました。電子製造業界の数社との既存のパートナーシップによる実績もあります。
AI ハードウェア IPの作成にソフトウェア中心のアプローチを採用し、Dynamic Neural Accelerator(R) IP コアとMERA(TM)コンパイラは、カスタム ASICやFPGAに簡単にデプロイし動作するように設計されています。
EdgeCortixに関する詳細は、 https://www.edgecortix.com/ をご覧ください。


■株式会社ＰＡＬＴＥＫについて
ＰＡＬＴＥＫは、1982年の創業以来、日本のエレクトロニクスメーカーに対して国内外の半導体製品の販売のほか、ハードウェアやソフトウェア等の設計受託サービスも提供し、お客様の製品開発のパートナーとして仕様検討から試作開発、量産までサポートしています。ＰＡＬＴＥＫは、「多様な存在との共生」という企業理念に基づき、お客様にとって最適なソリューションを提供することで、お客様の発展に貢献してまいります。
ＰＡＬＴＥＫに関する詳細は、 https://www.paltek.co.jp をご覧ください。
情報提供元： ＠Press